存算一体芯片将在垂直细分领域迎来规模化商用。
存算一体旨在计算单元与存储单元融合,在实现数据存储的同时直接进行计算,以消除数据搬移带来的开销, 极大提升运算效率,以实现计算存储的高效节能。存算一体非常符合高访存、高并行的人工智能场景计算需求。在产业和投资的驱动下,基于 SRAM,DRAM,Flash 存储介质的产品进入验证期,将优先在低功耗、小算力的端侧如智能家居、可穿戴设备、泛机器人、智能安防等计算场景落地。 未来,随着存算一体芯片在云端推理大算力场景落地,或将带来计算架构的变革。它推动传统的以计算为中心的架构向以数据为中心的架构演进,并对云计算、人工智能、物联网等产业发展带来积极影响。
着 AI 在各领域的应用逐渐广泛, 以深度学习为代表的神经网络算法需要系统高效处理海量的非结构化数据,例如文本、视频、图像、语音等。而传统冯· 诺依曼体系下运行的计算机通常包括存储单元和计算单元两部分,数据需要在处理器与存储器之间进行频繁迁移,如果内存的传输速度跟不上 CPU的性能,就会导致计算能力受到限制,出现“内存墙” “功耗强”。这就对芯片的并行运算、低延迟、带宽提出了更高的要求。
近年来,产业界领军企业在存算一体的前沿技术研究上持续发力。三星在顶级学术期刊 Nature 上发表了全球首个基于 MRAM(磁性随机存储器)的存内计算研究;台积电在 ISSCC 上合作发表了六篇关于存内计算存储器 IP 的论文, 大力推进基建 ReRAM 的存内计算方案;SK 海力士则发表了基于 GDDR 接口的DRAM 存内计算研究。学术界和产业界普遍认为存算一体有望成为突破算力性能和功耗瓶颈的技术方向之一。特别是在大规模并行计算场景中,例如 VR/AR、无人驾驶、天文数据计算、遥感影像数据分析等,存算一体芯片具备高带宽、低功耗的显着优势。微观上,算力是一个具体的技术指标。算的快(高吞吐、低延迟)、算的准(高精准度)、算的省(低成本、低功耗)是对算力的基本要求。存算一体是从微观层面进行架构的优化,面临存储器设计和生产工艺的挑战,需要整个产业链的参与支持。
实现存算一体的技术路径主要有以下三个:技术较成熟的是近存计算,利用先进封装技术把计算逻辑芯片和存储器封装到一起,通过减少内存和处理单元的路径,以高 I/O 密度来实现高内
更多内容加载中...请稍候...
本站只支持手机浏览器访问,若您看到此段落,代表章节内容加载失败,请关闭浏览器的阅读模式、畅读模式、小说模式,以及关闭广告屏蔽功能,或复制网址到其他浏览器阅读!
本章未完,请点击下一章继续阅读!若浏览器显示没有新章节了,请尝试点击右上角↗️或右下角↘️的菜单,退出阅读模式即可,谢谢!